Санкт-Петербургский Национальный Исследовательский Университет
Информационных Технологий Механики и Оптики

Факультет Систем Управления и Робототехники

Вариант № 2
Лабораторная работа 5
по дисциплине
Электроника и схемотехника

Преподаватель: Зарина Ольга Андреевна
Выполнили: Басиони Адельсалам Али Абдельсалам – 465144
Бовржди Тамим Махер Мохаммед – 412894
Поток: ЭЛЕК И СХЕМ R БАК 1.2

Санкт-Петербург 2025 г.

Содержание

Цель работы **2**

Транзисторный ключ и логический инвертор (BJT и MOSFET) **3**

Логический инвертор на BJT 3

Проведение моделирования 3

Измерения 4

Исследование влияния параметров 5

Логический инвертор на MOSFET 7

Проведение моделирования 7

Измерения 8

Исследование влияния параметров 10

Сравнительный анализ BJT и MOSFET **11**

Ответы на контрольные вопросы **12**

Выводы **13**

Цель работы

Изучить работу биполярного и полевого транзисторов в ключевом режиме, исследовать инверторные схемы на транзисторах, сравнить характеристики BJT и MOSFET при одинаковых условиях моделирования в LTspice.

Исходные данные (вариант 2): биполярный транзистор **2N3904**, МОП-транзистор **IRF9530**.

Моделирование выполнено в LTspice . Использованные модели транзисторов:

- `.model 2N3904 NPN(IS=1E-14 VAF=100 BF=300 IKF=0.4 BR=4 CJC=4p CJE=8p RB=20 RC=0.1 RE=0.1 TR=250n TF=350p ...)`
- `.model IRF9530 VDMOS(pchan Vto=-3.5 Kp=4.3 Rd=150m Rg=3 Cgdmax=1.4n Cgdmin=150p Cgs=800p Cjo=400p ...)`

Методика измерений. Все величины измерялись автоматически директивами `.meas` LTspice при моделировании `.tran 0 2m 0 1n` (максимальный шаг 1 нс). Логические уровни V_{OL} и V_{OH} определялись в установившемся режиме. Задержки распространения t_{PHL} и t_{PLH} измерялись между моментами пересечения уровня 50 % (2,5 В) входным и выходным сигналами. Времена спада t_f и нарастания t_r измерялись по выходному сигналу между уровнями 90 % и 10 % (10 % и 90 %) размаха $V_{OH} - V_{OL}$.

Транзисторный ключ и логический инвертор (BJT и MOSFET)

Логический инвертор на BJT

2N3904 — маломощный кремниевый NPN-транзистор ($V_{CEO} = 40$ В, $I_{C\,\max} = 200$ мА). Так как это транзистор NPN-типа, выбрана схема ключа **низкой стороны (low-side)** с общим эмиттером: эмиттер соединён с землёй, нагрузка $R_{\text{н}}$ включена между коллектором и шиной питания +5 В, выход снимается с коллектора. Логическая единица на входе открывает транзистор и вводит его в насыщение, притягивая выход к земле (логический ноль). Логический ноль на входе запирает транзистор, и выход подтягивается к V_{CC} через резистор нагрузки — схема выполняет функцию НЕ: $Y = \overline{X}$.




Рис. 1: Схема ключа на BJT 2N3904 (low-side)

Оценка режима при исходных параметрах ($R_{\text{б}} = 10$ кОм, $R_{\text{н}} = 1$ кОм):

$$I_{\text{б}} \approx \frac{5 - 0{,}7}{10\ \text{кОм}} \approx 0{,}43\ \text{мА}, \qquad I_{K\,\text{нас}} \approx \frac{5 - V_{CE(sat)}}{1\ \text{кОм}} \approx 4{,}96\ \text{мА},$$

$$\beta_{\text{вын}} = \frac{I_{K\,\text{нас}}}{I_{\text{б}}} \approx 11{,}5 \ll \beta_F = 300,$$

то есть транзистор находится в глубоком насыщении.

Проведение моделирования

Задали источник питания с постоянным напряжением 5 В и нагрузку 1 кОм. На вход через токоограничивающий резистор $R_{\text{б}} = 10$ кОм подали прямоугольный сигнал с параметрами `PULSE(0 5 0 10n 10n 500u 1m)`, что соответствует логике включения NPN-транзистора. Режим моделирования — `.tran 0 2m 0 1n`.




Рис. 2: Входной и выходной сигналы NPN-инвертора по схеме с общим эмиттером. Зелёный — входное напряжение V(n003), синий — выходное напряжение на коллекторе V(n002), красный — ток нагрузки I(R1).

Схема устойчиво переключается, выходной сигнал инверсен входному, аномалий не наблюдается.

Измерения

Логические уровни на основе полученных осциллограмм:

- Логический «0» (LOW) на выходе: $V_{OL} = V_{CE(sat)} \approx 39{,}3$ мВ — значительно ниже порога 0,5 В.
- Логическая «1» (HIGH) на выходе: $V_{OH} \approx 5{,}00$ В — полная подтяжка к V_{CC} (ток утечки закрытого транзистора пренебрежимо мал).




Рис. 3: Включение транзистора (спад выхода): $t_{\mathrm{PHL}} = 34{,}09$ нс, $t_f = 31{,}53$ нс.




Рис. 4: Выключение транзистора (нарастание выхода): $t_{\text{PLH}} = 1852{,}81$ нс, $t_r = 177{,}89$ нс.

Большая задержка t_{PLH} объясняется временем рассасывания заряда, накопленного в базе при глубоком насыщении (параметр модели $TR = 250$ нс): после спада входного сигнала транзистор ещё $\approx 1{,}8$ мкс остаётся открытым, и лишь затем выход быстро нарастает до V_{CC}.

Таблица 1: Результаты измерений для инвертора на BJT 2N3904 (исходные параметры: $R_{\text{н}} = 1$ кОм, $R_{\text{б}} = 10$ кОм)

Параметр	**Обозначение**	**Значение**
Уровень логического нуля	V_{OL}	39,3 мВ
Уровень логической единицы	V_{OH}	5,00 В
Задержка распространения (H→L)	t_{PHL}	34,09 нс
Задержка распространения (L→H)	t_{PLH}	1852,81 нс
Время спада	t_f	31,53 нс
Время нарастания	t_r	177,89 нс

Исследование влияния параметров

Таблица 2: Влияние нагрузочного резистора $R_{\text{н}}$ на характеристики инвертора на BJT ($R_{\text{б}} = 10$ кОм)

Параметр	**Обозн.**	$R_{\text{н}} = 500$ Ом	$R_{\text{н}} = 1$ кОм (исх)	$R_{\text{н}} = 2$ кОм
Уровень лог. нуля	V_{OL}	55,5 мВ	39,3 мВ	27,0 мВ
Уровень лог. единицы	V_{OH}	5,00 В	5,00 В	5,00 В
Задержка H→L	t_{PHL}	36,92 нс	34,09 нс	32,49 нс
Задержка L→H	t_{PLH}	1648,30 нс	1852,81 нс	1983,31 нс
Время спада	t_f	36,02 нс	31,53 нс	29,10 нс
Время нарастания	t_r	173,93 нс	177,89 нс	183,03 нс

Таблица 3: Влияние базового резистора $R_б$ на характеристики инвертора на BJT ($R_н$ = 1 кОм)

Параметр	**Обозн.**	$R_б = 470$ Ом	$R_б = 2$ кОм	$R_б = 10$ кОм (исх)
Ток базы (оценка)	$I_б$	$\approx 9{,}1$ мА	$\approx 2{,}15$ мА	$\approx 0{,}43$ мА
Уровень лог. нуля	V_{OL}	11,4 мВ	17,7 мВ	39,3 мВ
Уровень лог. единицы	V_{OH}	5,00 В	5,00 В	5,00 В
Задержка H→L	t_{PHL}	1,61 нс	7,38 нс	34,09 нс
Задержка L→H	t_{PLH}	1913,68 нс	1916,56 нс	1852,81 нс
Время спада	t_f	2,94 нс	6,28 нс	31,53 нс
Время нарастания	t_r	11,02 нс	39,81 нс	177,89 нс

Анализ. Увеличение $R_н$ уменьшает ток коллектора в насыщении, поэтому снижается V_{OL} и немного ускоряется включение (t_{PHL}, t_f); однако насыщение становится глубже (меньше I_K при том же $I_б$), и время рассасывания, а значит и t_{PLH}, растёт; t_r также увеличивается из-за большей постоянной времени $R_н C_{вых}$. Уменьшение $R_б$ увеличивает ток базы: включение ускоряется более чем на порядок (t_{PHL} от 34,1 до 1,6 нс), V_{OL} уменьшается, а после рассасывания заряда выход нарастает значительно быстрее за счёт большого обратного тока базы. При этом t_{PLH} остаётся около 1,9 мкс — больший накопленный заряд компенсируется большим током его вывода. При $R_б = 470$ Ом ток базы (≈ 9 мА) превышает ток коллектора, что создаёт избыточную нагрузку на источник управляющего сигнала.

Логический инвертор на MOSFET

IRF9530 — мощный МОП-транзистор с индуцированным **P-каналом** ($V_{DS} = -100$ В, $V_{th} \approx -3{,}5$ В по модели). В соответствии с типом канала выбрана схема ключа **высокой стороны (high-side)**: исток подключён к шине +5 В, нагрузка $R_{\text{н}}$ включена между стоком и землёй, выход снимается со стока. Управляющий сигнал подаётся непосредственно на затвор. При $V_{\text{вх}} = 0$ напряжение $V_{GS} = -5$ В, транзистор открыт и выход подтянут к +5 В; при $V_{\text{вх}} = 5$ В $V_{GS} = 0$, транзистор закрыт и выход через $R_{\text{н}}$ притянут к земле. Таким образом, схема также реализует функцию $Y = \overline{X}$.




Рис. 5: Схема ключа на PMOS IRF9530 (high-side).

Проведение моделирования

Задали источник питания с постоянным напряжением 5 В и нагрузку 1 кОм. На затвор подали прямоугольный сигнал с параметрами `PULSE(5 0 0 10n 10n 500u 1m)`, что соответствует логике включения P-канального транзистора (открывается при уровне 0 В). Режим моделирования — `.tran 0 2m 0 1n`.




Рис. 6: Входной и выходной сигналы инвертора на PMOS-транзисторе. Зелёный — входное напряжение на затворе V(n002), синий — выходное напряжение на стоке V(n001), красный — ток нагрузки I(R1).

Измерения

Логические уровни на основе полученных осциллограмм:

- Логический «0» на входе (затвор) → логическая «1» на выходе (сток): $V_{OH} \approx$ 4,998 В. Падение ≈ 1,5 мВ на открытом канале ($R_{DS(on)} \approx$ 0,3 Ом при токе 5 мА).
- Логическая «1» на входе (затвор) → логический «0» на выходе (сток): $V_{OL} \approx 0$ В (≈ 12,5 нВ; определяется только током утечки закрытого транзистора).




Рис. 7: Включение транзистора (нарастание выхода): $t_{\text{PLH}} = 14{,}80$ нс, $t_r = 13{,}84$ нс.




Рис. 8: Выключение транзистора (спад выхода): $t_{\text{PHL}} = 727{,}98$ нс, $t_f = 1159{,}17$ нс.

На фронтах выходного сигнала видны кратковременные выбросы (до $-2{,}3$ В при включении и до $+5{,}8$ В при выключении): быстрый перепад напряжения на затворе передаётся на сток через проходную ёмкость C_{gd} (эффект Миллера). Включение происходит быстро, так как открытый канал заряжает выходную ёмкость большим током. При выключении канал закрывается почти мгновенно, а выход разряжается только через $R_{\text{н}}$: спад имеет экспоненциальный характер с постоянной времени $\tau = R_{\text{н}} C_{\text{вых}}$. Из $t_f \approx 2{,}2\tau$ получаем $C_{\text{вых}} \approx 1159/(2{,}2 \cdot 1000) \approx 0{,}53$ нФ, что соответствует выходной ёмкости IRF9530 (C_{oss}, C_{gd}).

Таблица 4: Результаты измерений для инвертора на PMOS IRF9530 (исходные параметры: $R_{\text{н}} = 1$ кОм, фронты 10 нс)

Параметр	**Обозначение**	**Значение**
Уровень логического нуля	V_{OL}	≈ 0 В
Уровень логической единицы	V_{OH}	4,998 В
Задержка распространения (H→L)	t_{PHL}	727,98 нс
Задержка распространения (L→H)	t_{PLH}	14,80 нс
Время спада	t_f	1159,17 нс
Время нарастания	t_r	13,84 нс

Исследование влияния параметров

Таблица 5: Влияние нагрузочного резистора $R_{\text{н}}$ и длительности фронта входного сигнала на характеристики инвертора на PMOS

Параметр	**Обозн.**	$R_{\text{н}} = 500$ Ом 10 нс	$R_{\text{н}} = 1$ кОм 10 нс (исх)	$R_{\text{н}} = 2$ кОм 10 нс	$R_{\text{н}} = 1$ кОм 50 нс
Уровень лог. нуля	V_{OL}	≈ 0 В	≈ 0 В	≈ 0 В	≈ 0 В
Уровень лог. единицы	V_{OH}	4,997 В	4,998 В	4,999 В	4,998 В
Задержка H→L	t_{PHL}	381,74 нс	727,98 нс	1411,56 нс	739,34 нс
Задержка L→H	t_{PLH}	14,79 нс	14,80 нс	14,79 нс	28,39 нс
Время спада	t_f	580,82 нс	1159,17 нс	2315,91 нс	1159,17 нс
Время нарастания	t_r	13,87 нс	13,84 нс	13,83 нс	14,51 нс

Анализ. Время спада и задержка t_{PHL} прямо пропорциональны $R_{\text{н}}$: при увеличении сопротивления в 2 раза они увеличиваются в 2 раза (t_f: 581 → 1159 → 2316 нс), что подтверждает механизм разряда выходной ёмкости через нагрузку. Включение (t_{PLH}, t_r) от $R_{\text{н}}$ практически не зависит, так как определяется током открытого канала, а не нагрузкой. Уменьшение $R_{\text{н}}$ немного снижает V_{OH} из-за падения на $R_{DS(on)}$ при большем токе. Увеличение длительности фронта входного сигнала до 50 нс увеличивает t_{PLH} (14,8 → 28,4 нс), так как напряжение на затворе дольше достигает порога открывания, и немного увеличивает t_{PHL}; времена фронтов выхода практически не изменяются, а выбросы, вызванные ёмкостью C_{gd}, становятся меньше.

Сравнительный анализ BJT и MOSFET

Таблица 6: Сравнение инверторов при одинаковых условиях ($V_{CC} = 5$ В, $R_{\text{н}} = 1$ кОм, фронты 10 нс)

Характеристика	**BJT 2N3904 (low-side)**	**PMOS IRF9530 (high-side)**
V_{OL}	39,3 мВ	≈ 0 В
V_{OH}	5,00 В	4,998 В
t_{PHL}	34,09 нс	727,98 нс
t_{PLH}	1852,81 нс	14,80 нс
t_f	31,53 нс	1159,17 нс
t_r	177,89 нс	13,84 нс
Управление	током базы ($\approx 0{,}43$ мА)	напряжением V_{GS}
Статический ток управления	есть	отсутствует
Медленный переход	выключение (рассасывание заряда)	выключение (разряд $C_{\text{вых}}$ через $R_{\text{н}}$)

Оба ключа корректно реализуют функцию инвертора. Активный переход в обеих схемах (транзистор открывается и сам перезаряжает выход) быстрый: включение BJT — десятки наносекунд, включение MOSFET — около 15 нс. Пассивный переход (транзистор закрывается) медленный, но по разным причинам: у BJT выход «залипает» в нуле на время рассасывания неосновных носителей в базе ($\approx 1{,}85$ мкс), у MOSFET канал закрывается сразу, но выход разряжается через нагрузку с постоянной времени $R_{\text{н}}C_{\text{вых}} \approx 0{,}5$ мкс. Поэтому у BJT задержку определяет режим базы ($R_{\text{б}}$, глубина насыщения), а у MOSFET — нагрузка и ёмкость стока.

Ответы на контрольные вопросы

1. **Какие режимы работы транзистора используются для реализации ключа?** Режим отсечки (ключ разомкнут) и режим насыщения для BJT или омическая (линейная) область для MOSFET (ключ замкнут). Активный режим проходится только кратковременно при переключении.

2. **Чем отличается управление BJT и MOSFET?** BJT управляется током базы и требует постоянного тока управления $I_б \geq I_K/\beta$; MOSFET управляется напряжением затвор–исток, в статике ток затвора практически равен нулю, а ток потребляется только на перезаряд ёмкостей затвора при переключении.

3. **Что означает «низкая сторона» и «высокая сторона»?** Low-side — ключ (NPN или NMOS) включён между нагрузкой и землёй и коммутирует «минус» нагрузки. High-side — ключ (PNP или PMOS) включён между питанием и нагрузкой и коммутирует «плюс» нагрузки, при этом нагрузка остаётся соединённой с землёй.

4. **Как влияют R_{load} и $R_б$ на работу ключа?** R_{load} задаёт ток нагрузки, уровень V_{OL} (для BJT) и постоянную времени перезаряда выходной ёмкости в пассивном переходе. $R_б$ задаёт ток базы и глубину насыщения: меньшее $R_б$ ускоряет включение и снижает V_{OL}, но увеличивает ток управления и накопленный заряд.

5. **Почему MOSFET logic-level предпочтителен при управлении от 5 В?** У logic-level транзисторов пороговое напряжение мало (1–2 В), и сопротивление $R_{DS(on)}$ нормировано при $|V_{GS}| = 4{,}5$–5 В, поэтому транзистор полностью открывается непосредственно от логического сигнала. Стандартные MOSFET (как IRF9530, $|V_{th}|$ до 4 В, $R_{DS(on)}$ нормировано при 10 В) при 5 В открыты не полностью, что при больших токах приводит к повышенному сопротивлению канала и нагреву.

Выводы

В ходе выполнения лабораторной работы были достигнуты следующие результаты:

- Изучена работа биполярного транзистора 2N3904 (NPN) в ключевом режиме в конфигурации низкой стороны с общим эмиттером. Инвертор обеспечивает логические уровни $V_{OL} \approx 39$ мВ и $V_{OH} \approx 5$ В. При исходных параметрах ($R_{\text{н}} = 1$ кОм, $R_{\text{б}} = 10$ кОм): $t_{\text{PHL}} = 34{,}1$ нс, $t_f = 31{,}5$ нс, $t_{\text{PLH}} = 1853$ нс, $t_r = 178$ нс. Основной фактор быстродействия — время рассасывания заряда в базе при насыщении. Уменьшение $R_{\text{б}}$ ускоряет включение и фронты более чем на порядок, но увеличивает ток управления; увеличение $R_{\text{н}}$ снижает V_{OL} и увеличивает t_{PLH}.

- Изучена работа МОП-транзистора IRF9530 (P-канал) в ключевом режиме в конфигурации высокой стороны. Инвертор обеспечивает практически идеальные уровни $V_{OL} \approx 0$ В и $V_{OH} \approx 4{,}998$ В. При исходных параметрах: $t_{\text{PLH}} = 14{,}8$ нс, $t_r = 13{,}8$ нс, $t_{\text{PHL}} = 728$ нс, $t_f = 1159$ нс. Время выключения пропорционально $R_{\text{н}}$ (разряд выходной ёмкости $\approx 0{,}5$ нФ), а время включения от нагрузки не зависит. Увеличение длительности фронта входного сигнала до 50 нс увеличивает задержку включения и уменьшает выбросы, вызванные ёмкостью C_{gd}.

- Сравнение показало, что оба ключа быстро включаются (MOSFET — около 15 нс, BJT при $R_{\text{б}} = 10$ кОм — около 34 нс), но BJT медленно выключается из-за насыщения и требует постоянного тока базы. MOSFET управляется напряжением, не потребляет статического тока управления и имеет меньшее остаточное напряжение, но его быстродействие при выключении ограничено большой выходной ёмкостью мощного транзистора и сопротивлением нагрузки. IRF9530 не является logic-level транзистором, поэтому для управления от 5 В предпочтительнее транзисторы с низким порогом.

Полученные результаты соответствуют теоретическим представлениям о работе транзисторов в ключевом режиме. Цель работы достигнута: получены практические навыки моделирования, измерения временных характеристик и анализа влияния параметров схемы, позволяющие обоснованно выбирать тип транзистора для цифровых и ключевых схем.